ARM與Cadence日前宣布已推出收錄Encounter RTL編譯器方案的ARM-Cadence Encounter Reference Methodology升級版,為采用ARM核心的伙伴廠商提供更高的硅組件品質(QoS)。

據介紹,在130納米以下的工藝環境中,線路(wires)是影響性能最主要的因素。廠商必須解決許多信號完整性的問題才能順利進入試產階段。升級版的ARM-Cadence參考方案以Cadence Encounter數字IC平臺為基礎,提供ARM的伙伴廠商一套以線路為中心的整合型RTL-to-GDSII建置方案。

Cadence表示,Encounter平臺整合新一代以線路為中心的設計技術,配合RTL編譯器進行合成。Encounter協助客戶進行開發虛擬原型硅組件,NanoRoute可用來進行強化信號完整性的線路配置,CeltIC與VoltageStorm可用來進行信號完整性的設計簽核(signoff)。升級版參考設計協助客戶改善QoS-一套量測硅組件線路配置后品質的新標準。

據介紹,支持Encounter RTL編譯器的新一代技術運用了一套經專利注冊、全域型的算法,,來達成時序收斂的總體最佳化。這套算法會會在每個建置階段產生很好的結果,包括對復雜、以線路為中心的設計提供更合適的起始點。ASIC、IP及IC設計業者將Encounter RTL編譯器廣泛應用在硅組件的設計鏈中,能夠協助提升整個芯片的速度并縮短周轉時間。

ARM全球設計方案部經理John Goodenough表示:“ARM-Cadence Encounter 參考設計目前已針對部份ARM9系列核心推出限量版本。由于該方案加入了Encounter RTL編譯器,故其性能明顯地高于現有的Cadence設計方案。”

據悉,參考設計流程支持ARM926EJ-S、ARM966E-S及ARM946E-S核心。ARM-Cadence的Encounter參考設計及RTL編譯器由ARM提供限量授權。