<rt id="m4md3"></rt>
  • <bdo id="m4md3"><meter id="m4md3"></meter></bdo>
  • <label id="m4md3"></label>
      <center id="m4md3"><optgroup id="m4md3"></optgroup></center>
      產品分類

      當前位置: 首頁 > 人物訪談

      SYNPLICITY推出READYIP計劃:業界首個面向FPGA實施的通用安全IP流程

      發布日期:2022-07-15 點擊率:31

      設計與驗證解決方案供應商 Synplicity 公司日前宣布實施 ReadyIP 計劃。該計劃旨在簡化 FPGA 系統設計中IP 的獲取、評估與使用,其為FPGA實施提供了業界首款完整的通用加密設計方案,使用戶能通過 Synplicity 業界標準綜合環境Synplify Pro和/或 Synplify Premier 解決方案在自己的設計方案中采用并輕松集成不同第三方廠商的IP。

      ReadyIP 計劃主要包括如下組成部分:支持權限管理的標準 IP 加密技術,以簡化 IP 評估流程;System Designer,一種獨立于不同FPGA技術的全新 IP 集成功能,同時也是 Synplicity 綜合產品的一部分(請參見相關新聞稿:Synplicity 針對 FPGA 設計方案的系統級實施與 IP 集成工具推出 System Designer);“按鈕式”因特網接入功能,可直接從 Synplicity 的 FPGA 設計環境訪問第三方IP;使用 SPIRIT Consortium 的 IP?CXACT IP 封裝格式,可混用并匹配于不同來源的 IP,包括公司內部 IP。

      Synplicity 還宣布其 ReadyIP 計劃得到了各領先 IP 廠商的大力支持。ARM、CAST、Gaisler Research 和 Tensilica作為這項全新的行業計劃的創始成員一直與 Synplicity 展開通力合作。根據這一新的合作計劃,將從上述廠商精選通用安全 IP,以滿足不同 FPGA 產品要求。

      Synplicity 認為其 ReadyIP 計劃所提供的業界通用的標準設計流程大力推進了采用 IP 的FPGA設計,此舉會使用戶受益匪淺,原因在于:一、用戶在購買前可試用 IP;二、使用 IP 可以提高設計工作效率;三、通過標準化技術來創建自己的可重復利用 IP設計實例。

      Synplicity 的市場營銷高級副總裁 Andy Haines 指出:“Synplicity 的 ReadyIP 計劃不僅率先推動IP 的廣泛采用,而且還使設計人員在購買第三方 IP 之前能夠輕松進行試用。同樣重要的是,它還使公司能對自己的 IP 進行打包,以便在整個公司內部安全分配,從而確保設計方案可以重復使用,并用 Synplicity 的 ReadyIP 設計流程加以實施。”Haines 進而指出:“我們很高興地歡迎 ARM、CAST、Gaisler Research 和 Tensilica 加入該計劃,這不僅因為他們是主要的 IP 供應商,更因為他們是具有前瞻性的公司,能大幅提高設計團隊的工作效率。”

      FPGA 設計人員在設計實現 FPGA 系統時對第三方 IP 的依賴性越來越高。ReadyIP 解決方案使設計人員能在 Synplicity 的 FPGA 綜合產品中同時使用第三方廠商以及公司內部開發的 IP,并通過 Synplicity 的 System Designer 功能(該解決方案可確保設計人員將 IP 集成到 FPGA 設計方案內并在選定的FPGA上實現)簡化 IP 組裝。在 Synplicity 的綜合環境中,可通過 Web 瀏覽器訪問 IP。利用這種“按鈕式”接入功能,用戶能將多種 IP 下載到綜合環境中進行評估。

      Gary Smith EDA的首席分析師 Mary Olsson 指出:“ReadyIP 是一種智能解決方案,使用戶能夠通過各種不同的 FPGA 器件靈活地實施設計方案,從而最好地滿足特定應用要求。此外,用戶還能在新一代技術推出時輕松升級他們的設計方案。Synplicity 憑借基于業界標準且獨立于不同FPGA廠商(vendor independent)的設計流程,以及與各大 IP 供應商的通力合作,切實加強了這一全新行業計劃的價值體現。”

      ARM 處理器產品部的執行副總裁 (EVP) 兼總經理 Graham Budd 指出:“Synplicity 的ReadyIP 計劃的獨特之處在于,它使 FPGA 設計人員能方便高效地獲得 ARM Cortex-M1處理器 等當前可用的 IP 選項。我們認為,ReadyIP 將不僅能改善設計人員的使用體驗,而且還有助于設計人員更加快捷高效地完成設計方案,并在他們選定的任何 FPGA器件中進行實踐。”

      CAST 的總裁 Hal Barbour 指出:“標準化的 ReadyIP 計劃使 FPGA 設計人員能夠更方便地獲得最需要的IP。我們在 15 年前就致力于解決高效使用 IP 核的問題。與 Synplicity開展合作是一件令人振奮的事,我們將共同幫助設計人員擴展獨立于FPGA技術的設計領域。”

      Tensilica 的市場營銷與業務開發部副總裁 Steve Roddy 指出:“Synplicity 的 ReadyIP計劃有助于向 FPGA 設計人員推廣 IP的使用,從而推動 IP 市場的整體發展。隨著 FPGA 設計規模的擴大和日趨復雜,FPGA 設計人員將更多地利用 IP 來提高設計工作的效率。”

      Synopsys 的 服務與 IP 市場營銷高級總監 John Koeter 指出:“Synplicity 提供了一種保護第三方 IP 的通用安全方法,在加速業界開發并驗證復雜 SoC 方面發揮了重要作用。利用 ReadyIP 計劃,ASIC 和 SoC 設計人員現在能方便地開展 FPGA 原型設計。”

      ReadyIP 流程不僅支持 SPIRIT Consortium 的 IP-XACT 業界標準 IP 集成與配置規范,而且還支持 Synplicity 的 OpenIP 加密方法,使 IP 供應商能安全地為潛在的客戶及現有客戶提供 IP。Synplicity 已經將這一加密技術捐贈給了 IEEE,標準化工作現已通過 IEEE P1735 工作組正式啟動。


      下一篇: 以高性能匯聚平臺迎接

      上一篇: 世芯電子取得ARM架構C

      主站蜘蛛池模板: 国产成+人+综合+亚洲专| 亚洲国产aⅴ综合网| 亚洲色偷偷狠狠综合网| 区三区激情福利综合中文字幕在线一区亚洲视频1 | 99精品国产综合久久久久五月天| 色综合视频一区中文字幕| 亚洲熟女综合色一区二区三区| 婷婷久久综合九色综合绿巨人| 久久综合精品国产一区二区三区 | 一本色道久久综合狠狠躁篇| 婷婷久久香蕉五月综合加勒比| 99久久国产综合精品五月天| 色噜噜狠狠色综合久| 99久久国产综合精品五月天| 成人综合伊人五月婷久久| 亚洲精品国产第一综合99久久| 国产色综合久久无码有码| 久久婷婷五月综合色精品 | 99综合电影在线视频好看| 色天使亚洲综合在线观看| 情人伊人久久综合亚洲| 国产精品亚洲综合一区| 国产91色综合久久免费分享| 亚洲婷婷综合色高清在线| 综合久久给合久久狠狠狠97色| 色综合久久一区二区三区| 伊人久久大香线蕉综合热线| 亚洲精品天天影视综合网| 九月丁香婷婷亚洲综合色| 亚洲色婷婷综合久久| 中文字幕国产综合| 色综合色综合色综合色欲| 久久大香线蕉综合爱| 亚洲欧洲日韩综合| 色欲天天婬色婬香视频综合网| 色综合久久综精品| 日韩综合在线视频| 综合久久给合久久狠狠狠97色| 狠狠色狠狠色综合日日不卡| 国产亚洲综合网曝门系列| 亚洲国产精品综合久久网各|