電子設計自動化(EDA)軟件工具領導廠商Synopsys日前宣布,由ARM和Synopsys公司推出的SystemVerilog驗證方法學(VMM)被中國主要電子公司采用,用于開發先進驗證環境。Synopsys 還宣布,《SystemVerilog驗證方法學》一書中文版已由中國航空航天大學出版發行。至今,本書的英文版已售出3,500多本。

《SystemVerilog驗證方法學》由ARM和Synopsys公司的技術專家共同撰寫,書中描繪了如何使用SystemVerilog創建采用覆蓋主導、隨機約束、基于斷言驗證技術的綜合驗證環境,同時為可互用驗證組件指定了建庫數據塊。VMM方法學得到全球數百家SoC和硅IP驗證團隊的采用,加速開發基于SystemVerilog的功能強大的驗證環境,并有助于以較少時間和努力達到可測量的功能覆蓋率目標。

Spreadtrum研發副總裁冀晉表示:“主流芯片設計越來越需要使用可廣泛重用IP的基于SoC的設計技術。這增加了設計的復雜性,給工程師提出更大的驗證挑戰,需要采用強大的新驗證技術和方法。我們采用了VMM方法學的標準,它極大提高了我們芯片驗證過程的質量和生產率。《SystemVerilog驗證方法》是為芯片設計師和驗證工程師提供的一本重要且實用的參考書。”

同方微電子公司CTO徐磊說:“強大的可預測系統化驗證方法學是開發復雜SoC產品必不可少的基礎。VMM方法學將業內用于SystemVerilog開發和采用先進的驗證技術的最佳實踐具體化。無論是驗證工程師、設計工程師還是項目主管,《SystemVerilog驗證方法學》都可以幫助這些讀者掌握最先進的驗證方法。”

CEC華大電子設計劉偉平博士表示:“隨著芯片規模越來越大、設計復雜度越來越高,芯片設計中的驗證成為設計師的挑戰。運用VMM方法學的SystemVerilog可以有效地幫助芯片設計工程師解決驗證挑戰。我們要感謝Synopsys和ARM將基于SystemVerilog的驗證技術介紹給中國,并出版了《SystemVerilog驗證方法學》一書。采用VMM方法學的中國芯片開發團隊現在可以分享全球專家使用的先進設計驗證方法了。”

ARM中國總裁譚軍表示:“SystemVerilog在中國的廣泛采用讓新一代芯片開發人員能夠利用先進的驗證技術進行復雜的SoC設計。由ARM和Synopsys緊密合作共同研發的《SystemVerilog驗證方法學》是利用SystemVerilog能力提高驗證生產率和質量的要點指導。”

Synopsys驗證市場部副總裁George Zafiropoulos表示:“VMM驗證方法學迅速成為SystemVerilog實際的行業標準,使全球芯片研發團隊取得了所預測驗證的成功。《SystemVerilog驗證方法學》中文版的發行標志著向中國不斷增長的芯片開發團隊引入先進技術所邁出的一大步。”

2007年5月14日、16日和17日分別在中國北京、上海、深圳舉辦的Synopsys發現驗證研討會上,免費分發了VMM方法學技術指南和Synopsys最近推出的針對快速驗證環境開發的VMM Applications將即時推出。

《SystemVerilog驗證方法學》中文版已由北京航空航天大學出版社出版發行,零售價人民幣58元,國內各大書店有售。