發(fā)布日期:2022-07-15 點擊率:35
思源科技成立于1996年,旗下有Novas糾錯系列與Silicon Canvas Laker版圖設(shè)計自動化工具兩大產(chǎn)品線。前者已使該公司在行業(yè)內(nèi)聲名鵲起。“Novas糾錯系列數(shù)字IC分析調(diào)試系統(tǒng)已經(jīng)成為設(shè)計糾錯市場的領(lǐng)導(dǎo)者和領(lǐng)先者,占據(jù)了全球RTL設(shè)計市場40%以上的份額,全球所有大型半導(dǎo)體供應(yīng)商與無晶圓廠設(shè)計公司均在使用Novas產(chǎn)品。”思源科技董事長呂茂田表示。
另外,據(jù)該公司提供的資料顯示,Laker系列全定制版圖設(shè)計系統(tǒng)支持全新的原理圖驅(qū)動版圖設(shè)計方法學(xué),從而使得版圖設(shè)計速度提高了2~6倍,并能保持手工設(shè)計的高質(zhì)量。目前,該產(chǎn)品的全球市場占有率也有10%,在臺灣地區(qū)更高達80%。
RTL設(shè)計糾錯
一般而言,設(shè)計工程師主要任務(wù)包括設(shè)計和驗證兩部分,驗證部分占到整個設(shè)計周期的70%左右,而糾錯和模擬又各占驗證環(huán)節(jié)的一半。“電腦在晚上進行模擬(仿真和分析),工程師們則在白天根據(jù)模擬結(jié)果查找設(shè)計錯誤并及時糾錯。”呂茂田說,“不過,隨著芯片復(fù)雜度的提高,糾錯的難度在加大。而且糾錯只是令設(shè)計意圖實現(xiàn),并不能令芯片變得更強大,因此如何盡量減少糾錯時間就變得越來越重要,而這就需要糾錯工具的有力支持。”
Novas糾錯系列包括Verdi自動偵錯系統(tǒng)(Debussy交互式調(diào)試系統(tǒng)的升級版)、增強信號可視性的Siloti系統(tǒng)、ESL驗證的nESL高級糾錯系統(tǒng)以及應(yīng)用于門級電路的nAnalyzer綜合性時鐘分析平臺。思源科技資深前端設(shè)計產(chǎn)品處處長茅華表示,Novas糾錯系列有三大優(yōu)勢:統(tǒng)一化平臺(unification)、自動化偵錯(automation)以及設(shè)計理解(comprehension)。
“統(tǒng)一化的糾錯平臺可以看作是思源科技糾錯工具的獨特之處。”茅華強調(diào),每個設(shè)計者可能會采用很多不同的工具來進行仿真和分析,但無論他們采用了何種仿真和分析工具,都可以在Novas糾錯平臺上利用所得結(jié)果來偵錯。
其次,在過去的糾錯過程中,如果碰到一個問題,設(shè)計人員只能設(shè)法在龐大的分析結(jié)果里找出一些波形文件,通過波形分析來找出問題所在。“這太浪費時間。”茅華說,“Novas的自動化特性可以幫助設(shè)計人員在出現(xiàn)問題后的第一時間內(nèi)通過軟件自動將問題根源顯示出來。”
Novas系列工具的第三個優(yōu)勢則與近年來備受關(guān)注的IP有關(guān)。“隨著設(shè)計復(fù)雜度的提高,在IC設(shè)計中采用IP正在變得越來越普遍。”茅華說,“但無論是自行開發(fā)還是從供應(yīng)商購買IP,都可能在系統(tǒng)集成時出現(xiàn)問題。”他解釋道,這是因為絕大多數(shù)情況下使用者對所其采用的IP的具體設(shè)計并不了解,從而制約了糾錯效率的提高。“我們需要一個對設(shè)計的認知。Novas的補償功能可以幫助工程師來了解IP的設(shè)計。對他們來說,只有看到真正的問題在哪里,才不至于花費多余的時間。”據(jù)悉,該公司在Novas系列工具中集成了一個類似綜合器的引擎。
茅華指出,盡管目前EDA三巨頭的產(chǎn)品目錄中都有糾錯工具,但糾錯工具細分市場卻是由思源科技最先發(fā)現(xiàn)并推動的,這賦予了這家新興公司技術(shù)上的先天優(yōu)勢。“他們的自動化做得都不夠理想,僅僅是提供一些波形文件和源代碼。”談到競爭對手,他說,“而且在設(shè)計理解方面他們也不夠好。因為其工具是基于仿真器的,而仿真器僅需知道基本結(jié)構(gòu)即可,不需要了解具體的設(shè)計。”最后,目前這些公司的糾錯工具都必須搭配使用他們的仿真器,是排他性的。但綜合多家設(shè)計流程的合成平臺已是大勢所趨。“設(shè)計人員不再只是采用一家EDA廠商的流程,因此除了自動化以外,還需要設(shè)計理解功能和統(tǒng)一化平臺的支持。”
版圖自動化
Cadence統(tǒng)治全定制設(shè)計工具市場已達10年之久。“不過在我們推出產(chǎn)品之前它都沒有什么變化。”思源科技資深后端設(shè)計產(chǎn)品研發(fā)處長白錫鴻表示,“由于版圖設(shè)計已經(jīng)成為一個提高效率的瓶頸,我們希望能提供一種方法來幫助芯片設(shè)計師來加快設(shè)計速度。”
“我們提供了規(guī)則驅(qū)動引擎——在畫全定制版圖時,設(shè)計師要碰到很多設(shè)計規(guī)則,該引擎可以幫助他們實現(xiàn)這部分的自動化。”白錫鴻舉例說,“另外,以前畫多邊形時需要逐個來畫。在實現(xiàn)了同樣質(zhì)量的前提下我們將其變成一個更高層次的器件。”
這種做法無疑加快了畫圖的速度,不過白錫鴻則強調(diào)說,它還牽涉到芯片尺寸能不能做到足夠小。“對我們而言,多邊形不外乎一個器件模型。但是Cadence的器件模型一旦放進系統(tǒng),設(shè)計師就不能再對其改動,從而導(dǎo)致芯片面積變大。”他表示,Laker系列就是從根本上解決此類問題。
為了方便版圖設(shè)計工程師從原有的工具盡快過渡到Laker系列定制工具。思源科技在開發(fā)該產(chǎn)品時還盡量做到同Cadence Virtuoso類似。“主要還是如何減少工具轉(zhuǎn)換過程的抗拒心理。”白錫鴻表示,“至于數(shù)據(jù)方面,只要是GDSII文件,轉(zhuǎn)到Laker工具上都沒有太大的問題。”
除了2001年推出的Laker全定制版圖設(shè)計系統(tǒng)之外,Laker系列還包括Laker T1測試芯片開發(fā)平臺系統(tǒng)以及2006年10月份推出的Laker ADP集成模擬IC設(shè)計平臺。該公司提供的資料稱,由于Laker ADP 2.1與Laker 3.2共享資料庫,采用ADP 2.1所完成的電路圖與Laker 3.2布局系統(tǒng)相結(jié)合,可幫助設(shè)計者提高10倍的設(shè)計生產(chǎn)力,進而縮短IC上市時間。
Laker系列其他特點還包括把電路原理圖設(shè)計流程整合到集成設(shè)計環(huán)境中的Laker AMS、目前業(yè)界唯一能夠直接讀寫Synopsys、Cadence和Magma數(shù)據(jù)庫的版圖編輯工具Laker PnR Editor(用于自動布局布線后版圖修改)、集成了LCD顯示面板設(shè)計所需版圖編輯功能的Laker FPD Editor。據(jù)稱,全球前5大面板生產(chǎn)商中有已有4家選擇了Laker FPD Editor。
ESL事務(wù)級糾錯
ESL已經(jīng)成為一個熱門話題。推動這種需求的一個因素是設(shè)計復(fù)雜度的提高。此外,系統(tǒng)廠商也更加希望擺脫過去由芯片廠商僅提供功能芯片的模式,改變?yōu)閺暮笳攉@得一個芯片定義或者一個模型使得他們能夠在系統(tǒng)級開發(fā)產(chǎn)品。這就要求芯片設(shè)計公司在產(chǎn)品設(shè)計初期就能夠提出類似的定義或模型并確保最終能夠?qū)崿F(xiàn)。“由于屆時軟硬件需要結(jié)合在一起,這會令糾錯變得非常復(fù)雜。”茅華說。在當天下午舉行的研討會上,他就ESL設(shè)計和驗證方法學(xué)進行了探討。并指出,在系統(tǒng)級電路中實現(xiàn)早期設(shè)計分析和折衷(Tradeoff)是可行的。而基本設(shè)計和驗證環(huán)境則必須被集成進來。此外他建議,為了實現(xiàn)基本/高級設(shè)計分析功能,應(yīng)該有一個開放的數(shù)據(jù)庫。盡管他拒絕透露其他細節(jié),但他表示,思源科技在事務(wù)級驗證糾錯方面已經(jīng)積累了足夠多的經(jīng)驗,并已有了相關(guān)的產(chǎn)品規(guī)劃,2007年下半年將會有產(chǎn)品推出。
作者:王彥