le="display: block;">The Mathworks公司近期在IC設(shè)計(jì)領(lǐng)域邁出了堅(jiān)實(shí)的一步,推出了Simulink HDL Coder工具。該工具能夠自動(dòng)從Simulink模型和Stateflow框圖生成可綜合的Verilog和VHDL代碼。這一功能為數(shù)以千計(jì)的Matlab和Simulink用戶提供了通往FPGA或ASIC實(shí)現(xiàn)的直接通道。
The Mathworks公司擁有很大的用戶群體,業(yè)已成為新興電子系統(tǒng)級(jí)(ESL)設(shè)計(jì)市場(chǎng)中的有力競(jìng)爭(zhēng)者。該公司聲稱,利用新的通道,用戶可在Matlab和Simulink中設(shè)計(jì)、仿真和驗(yàn)證系統(tǒng)模型和算法,并能自動(dòng)生成硬件和軟件,還能通過(guò)與原始系統(tǒng)和算法模型相比較來(lái)驗(yàn)證軟硬件實(shí)現(xiàn)。
HDL Coder據(jù)稱可以產(chǎn)生真實(shí)位、精確循環(huán)的IEEE 1364-2001 Verilog和IEEE 1076 VHDL、測(cè)試平臺(tái)以及綜合與仿真腳本。通過(guò)可選的ModelSim鏈接通道,Mentor Graphics的仿真器用戶可以將HDL代碼送回Simulink進(jìn)行協(xié)同仿真。用戶還可以利用可選的Stateflow產(chǎn)品從有限狀態(tài)機(jī)(FSM)生成控制邏輯,還可以從Simulink模型產(chǎn)生數(shù)據(jù)路徑邏輯。
The Mathworks公司負(fù)責(zé)信號(hào)處理與通信產(chǎn)品的行銷總監(jiān)Ken karnofsky表示,有越來(lái)越多的用戶開(kāi)始使用Mathworks產(chǎn)品進(jìn)行設(shè)計(jì),并進(jìn)行軟硬件實(shí)現(xiàn)。“我們的用戶強(qiáng)烈要求通過(guò)與器件無(wú)關(guān)的方式從Simulink模型進(jìn)入HDL級(jí)設(shè)計(jì)。”他說(shuō),“到目前為止這一功能基本上與器件供應(yīng)商的技術(shù)有關(guān)。”
不過(guò)Karnofsky表示,賽靈思公司2005年1月份收購(gòu)Matlab-to-HDL供應(yīng)商Accelchip公司事件并不是The Mathworks發(fā)布HDL Coder的助推劑。“我們對(duì)這一方法和策略的研究已經(jīng)有好幾年了,”他指出。他并表示,The Mathworks已經(jīng)有能夠從Simulink模型生成數(shù)字濾波器RTL代碼的成功產(chǎn)品。只是用戶希望能以更通用的方式擴(kuò)展這一功能,他說(shuō)道。
HDL Coder用戶包括了需要更好的方法確認(rèn)交付硬件規(guī)范的系統(tǒng)與算法工程師,Karnofsky指出,HDL Coder對(duì)那些已經(jīng)在Simulink中擁有知識(shí)產(chǎn)權(quán)(IP)以及尋求FPGA實(shí)現(xiàn)的DSP工程師也有很大的吸引力。
Karnofsky承認(rèn),FPGA設(shè)計(jì)師對(duì)Simulink-to-HDL鏈接的興趣和接受程度都要比ASIC開(kāi)發(fā)人員高。不過(guò)他認(rèn)為,ASIC團(tuán)隊(duì)中的系統(tǒng)架構(gòu)師也在使用Simulink,而且在HDL Coder的beta測(cè)試人員中FPGA和ASIC設(shè)計(jì)師的人數(shù)也差不多。
以前用來(lái)生成HDL的Simulink插件需要專有模塊集或IP庫(kù),Karnofsky表示,而有了HDL Coder后,用戶只需標(biāo)準(zhǔn)的Simulink模塊就能完成設(shè)計(jì)。這樣就只需要一個(gè)代表黃金參考設(shè)計(jì)的模型,無(wú)需使用不同軟硬件模型,他指出。
為了產(chǎn)生HDL代碼,設(shè)計(jì)師可以使用圖形用戶界面或腳本機(jī)制確定他們需要的實(shí)現(xiàn)。可以利用控制文件設(shè)置參數(shù),并規(guī)定串行、級(jí)聯(lián)或并行的實(shí)現(xiàn)。用戶可以選擇復(fù)位信號(hào)的極性、類型和端口名字,也可以確定與Verilog或VHDL有關(guān)的專門語(yǔ)言選項(xiàng)。
這不是行為級(jí)綜合,Karnofsky表示,因?yàn)镾imulink具有時(shí)間的概念；HDL Coder并不從無(wú)定時(shí)的描述開(kāi)始。雖然如此,但還是可以進(jìn)行轉(zhuǎn)換。“Simulink有它自己的時(shí)鐘,不過(guò)時(shí)鐘速率等于通過(guò)Simulink引擎運(yùn)行的采樣速率,與芯片的時(shí)鐘速率不同。”Karnofsky說(shuō),“可以將Simulink時(shí)間轉(zhuǎn)換成芯片的實(shí)際時(shí)鐘時(shí)間。”
圖:Simulink HDL Coder能夠生成可綜合的Verilog和VHDL代碼
據(jù)Karnofsky透露,HDL Coder最初將用來(lái)產(chǎn)生模塊或子系統(tǒng)而不是整個(gè)芯片的Verilog或VHDL代碼。而且主要用于數(shù)據(jù)路徑和高強(qiáng)度算法的設(shè)計(jì),他指出,不過(guò)并不僅限于這些設(shè)計(jì)。
除了可綜合的VHDL和Verilog外,HDL Coder還提供任何仿真工具都可讀取的測(cè)試平臺(tái)。除此之外,HDL Coder還能產(chǎn)生腳本給Synplicity公司的Synplify Pro綜合工具和Mentor Graphics公司的ModelSim使用。
由于The Mathworks提供了到ModelSim產(chǎn)品的鏈接,因此用戶可以輸入傳統(tǒng)的HDL代碼,并在Simulink環(huán)境下進(jìn)行協(xié)同仿真。新生成的HDL包含傳統(tǒng)的HDL。不過(guò)這一功能只對(duì)ModelSim仿真器的用戶有效。
與任何類型的自動(dòng)生成代碼都有關(guān)的一個(gè)問(wèn)題是它的質(zhì)量與人工編寫的代碼相比怎么樣。“這種代碼具有很好的結(jié)構(gòu)和注釋。”Karnofsky表示,“一些用戶對(duì)代碼的可讀性和質(zhì)量感到非常滿意。”
不過(guò)Karnofsky補(bǔ)充說(shuō),“我們并不標(biāo)榜我們的首款產(chǎn)品具有專業(yè)級(jí)的HDL優(yōu)化效果。”此外,The Mathworks公司的HDL產(chǎn)品經(jīng)理Sudhir Sharma表示:“我已經(jīng)做了20多年的芯片設(shè)計(jì),依我的經(jīng)驗(yàn),手工編碼的質(zhì)量有很大的變化。但在這里,因?yàn)槊考露际窃赟imulink模型的高層捕獲,因此你不用太擔(dān)心RTL的質(zhì)量。你維護(hù)的是Simulink模型,好處是無(wú)需通讀代碼來(lái)理解整個(gè)系統(tǒng)。”
HDL Coder價(jià)格為15,000美元。用戶必須已經(jīng)有了Matlab、Simulink、Fixed Point工具箱和SimulinkFix Point。推薦產(chǎn)品包括Stateflow、ModelSim鏈接、信號(hào)處理工具箱、信號(hào)處理模塊集和濾波器設(shè)計(jì)工具箱。
作者:葛立偉
