系統級芯片(SoC)技術為開發新的先進的工程產品和市場構想帶來了令人興奮的機會。摩爾定律表明,CMOS的集成度將會連續不斷地提高。因此,提供新的設計方法和工具,滿足日益提高的系統復雜性、優異的性價比和產品上市時間短的需求,是擺在電子設計自動化業者面前的一個巨大挑戰。例如,半導體國際技術發展路線圖組織估計,到2007年,多處理器系統級芯片(MPSoC)將集成多達數十億個頻率高達幾個GHz、工作電壓低于1V的晶體管。MPSoC包括多個存儲組件、通用CPU和專用內核(如數字信號處理器或超長指令字內核)等處理器單元和嵌入式硬件(如FPGA或音視頻編解碼器等專用知識產權模塊),這些組件通過一個復雜的通信結構相互連接在一起。

圖1:ISO-OSI參考模型。

為了解決SoC日益提高的復雜性問題,傳統的片上總線架構必須不斷地改進。這意味每個IP模塊的總線接口必須經常修改,而這會造成新的SoC解決方案上市時間延長。此外,盡管深亞微米技術提高了金屬層的數量,但是典型金屬線的阻容延時也隨每一代制造工藝而提高。因為阻容延時、芯片工作頻率、裸片大小和普通互連線的共同影響,SoC延時、功率和面積等各項要求中片上總線的影響最大。

片上網絡模型

雖然長遠看來片上光通信技術的前景很好,但就中短期而言,業內一致看好全新的片上互連架構,這種叫做片上網絡(NoC)的技術能夠降低SoC的價格和功耗,并能提高系統的性能和可伸縮性。NoC技術以成本低廉的點對點分組架構取代了傳統的總線架構,分組架構整合了一個類似開放系統互連(OSI)的分層網絡協議棧。如圖1所示。

協議層通過詳細定義的接口相互作用,為編程人員提供了一個通信框架的抽象概念。協議棧隱藏了下面的物理層的深亞微米技術問題,使網絡服務如服務質量機制得以高效實現。在這種設計流程中,經過驗證的IP模塊經過配置,可以通過自己的NoC接口與其它SoC組件通信。

自2000年起,很多科研院所提出了各種各樣的創新的片上網絡架構,這些研究機構包括Bologna、KAIST、KTH、LIP-6、MIT、UCSD、Manchester、Stanford、Tampere和Technion以及飛利浦研究實驗室、意法半導體和VTT技術研究中心等工業研究實驗室。雖然當前的研究報告聲稱,新的片上網絡架構對未來的MPSoC極具吸引力,但是有很多細節問題還尚未解決。例如,選擇適合的拓撲、路由選擇和流量控制策略、隊列管理策略、數據包/消息格式和端到端的網絡服務類型。

圖2:STNoC實現ISO-OSI協議層的方法。

因為減少了網絡緩存數量,數據包的延時與源端和目的端之間的距離無關,蟲洞路由(wormhole routing)廣泛用于NoC通信。數據包被分解成流量控制單位(flit),然后,流量控制以一個一個的flit為單位運行。像ISO-OSI參考模型一樣,NoC設計采用了一個普通的通信分層方法。

1. 物理層是指傳播和變換信息的電線和電路(驅動器、中繼器和布線)；

2. 數據鏈路層能確保即使在物理層不可靠的情況下也能可靠地傳輸數據,并處理媒介訪問問題(共享或競爭)；

3. 網絡層與拓撲和路由機制相關；

4. 傳輸層負責端到端服務和數據分段與重組；

5. 最后,應用層作為適配層起到揭露硬件及操作系統的調用并實現可靠的網絡服務的作用,例如,通過適合的并行編程模型,分布式共享內存或消息傳遞。

ST片上網絡方法

ST的片上網絡(STNoC)方法遵循普通的片上網絡方法。通過采用規則的拓撲,挖掘IP的重復使用率,利用模塊化方法以及網絡分層實現的多個抽象層,ST的方法可望為現有的系統級芯片和未來的多處理器系統級芯片提供最佳的性價比。STNoC是目前ST系統級芯片正在使用的互連技術STBUS的換代產品。這意味著STNoC技術向后兼容STBUS,也就是我們可以融合匹配STBUS和STNoC技術,使客戶可以完全重新使用現有的IP。如圖2所示,STNoC利用三個普通組件構成了一個專利拓撲(Spidergon)。

1. 網絡接口(NI)通過把子系統的交易轉換成在片上網絡內傳輸數據包的方式連接各個IP模塊,NI還能使與網絡相關的屬性對傳輸層來說是不可見的,以提高IP的重復使用率,能縮減MPSoC的設計時間。

2. 路由器負責在ST的Spidergon NoC拓撲內高效可靠地傳輸以flit為單位的數據包。STNoC路由器實現網絡層、數據鏈路層和物理層,在傳輸延時和傳輸速率方面提供“盡力而為”和QoS級的網絡傳輸。

3. 物理鏈路負責路由器和/或網絡接口之間的實際信號傳播。物理鏈路技術的選擇,例如串行還是并行、同步還是異步,這些問題需要在芯片區域內的時鐘信號分布、片上布線和所需的芯片面積之間做出均衡考慮。

STNoC拓撲

NoC拓撲的選擇對MPSoC性價比具有很大的影響。為了縮短各種應用的設計和驗證時間,各大研究機構和廠商紛紛提出了具有高效緩存管理、流量控制和路由機制的普通規則拓撲。

圖3:普通網絡拓撲實例。

圖3回顧了以前提出的NoC拓撲實例。這些拓撲的相互比較通常是以理論上影響路由成本和性能的衡量標準為基礎的,例如節點數量、邊的數量、頂點數量、網絡維度、網絡大小粒度、網絡直徑、平均距離、網絡中分寬度,以及針對普通通信模式的嵌入屬性。

Spidergon NoC拓撲可望在理論衡量標準與最后的性價比之間實現最佳平衡,并將SoC市場的商業實際要求考慮在內。Spidergon拓撲基于一個雙向環形結構,增加了每個節點與其對角鄰點的交叉線。因此,每個到達非目的地的數據包都會順時針、逆時針或交叉轉發到最終的目的地。如圖4所示,Spidergon拓撲可以轉換成一個實用的低成本片上網絡設計(單交叉)。

Spidergon拓撲是鏈路數量相對較少、大小粒度(叫做網絡擴展性)恒定(等于2)的頂點對稱的拓撲。維度較高的拓撲如2d-mesh或2d-torus沒有太大的優勢,這是因為小的非方形不規則網絡(10到100個NoC節點)以及實用的非隨機NoC應用流量(如多媒體流量)的相對確定性映射降低了系統性能。

因此,考慮到全面的驗證和對設計空間的探討,包括成本、功率和理論對應用性能的衡量標準,我們預計Spidergon NoC將能實現從今天的SoC集成產品發展到未來的復雜MPSoC應用,提供性價比越來越高的并不會影響產品上市時間的產品。

圖4:Spidergon概念上的精美圖樣轉換成了低成本的片上網絡設計。

本文小結

市場、應用和技術發展向SoC設計提出了新的挑戰。分組交換的NoC針對未來MPSoC的應用在各種需求之間實現了重要的成本效益的平衡,被預見為當今的SoC總線的自然換代技術。

STNoC由標準的網絡接口、高性能蟲洞路由器和物理通信鏈路三個基本組件構成,網絡結構采用ST專有的Spidergon NoC拓撲。因此,STNoC支持一個由物理層、數據層、網絡層和傳輸層四個協議層組成的類似于OSI的通信協議棧。

Spidergon No面,Spidergon拓撲的性價比高于網格或環面拓撲。

作者:Marcello Coppola

先進系統技術部

Carlo Pistritto

高性能計算部

意法半導體公司