法國EDA初創公司Esterel TechnologIP??es日前發布了其面向復雜IP模塊和硬件/軟件交易器規范、設計和驗證的工具包升級版。

Esterel表示,Esterel Studio 5.3版包含設計多時鐘(multi-clocking)和功率優化電路并生成SystemC的關鍵特性。5.3版增添了新的語言陳述,以行為方式在微結構和功能級指定多時鐘和時鐘分塊控制(clock gating),新語言原始模型獨立于任何執行目標。

在軟件仿真方面,Esterel-to-SystemC代碼生成器得到升級,保證了Esterel設計的軟硬件處理器(transactor)可被無縫集成到所有軟件原型和硬件加速環境內,據該公司稱。處理器能按SystemC或者以相同行為的硬件方式生成。5.3版使所有SystemC和多時鐘RTL輸出可用,并提供在實際設計和虛擬原型內選擇硬件和軟件界限的較大的靈活性。

Esterel Studio 5.3版本包含一個編輯器、仿真器和形式驗證功能。SystemC和C代碼生成器允許連接到系統級虛擬原型環境,而VHDL和Verilog代碼生成器自動將IP參考規格轉化為產品質量執行。

Esterel表示,5.3版本還改進了人體工程學,通過眾多與仿真、測試平臺處理、形式驗證、連續等效(sequential equivalence)校驗和自動算法斷言檢查(automatic arithmetic assertion)相關的功能擴展提高了生產率。

Esterel 5.3版本提供LAN和WAN配置,一年期許可費起價5萬美元。