從英國曼徹斯特大學異步邏輯研究部剝離出來EDA和IP初創公司Silistix日前公布了其異步互連設計工具的進一步細節。該公司在2005年12月首先公布了Chain Works工具。Chain代表Chip Area Interconnect,即芯片區域互連。

Chainworks設計環境由常規用于ASIC/SOC設計流程的兩種工具和一個庫組成。芯片設計師采用Chain Designer接受設計的連接性描述和端口,生成Chain異步互連結構,給出了連線寬度和精細粒度的流水線級,以平衡面積、速度和功率折衷。采用圖形用戶接口,設計師能放置網絡門關,連接端口至客戶實體,手動或自動創建Chain拓撲。

China Compiler接收約束Chain網表和Chain庫的元件,生成適合被納入SoC內的結構網表。該結構網表然后輸入到常規邏輯綜合工具如Design Compiler內,與標準單元映射。

該公司稱這些允許不同時鐘邏輯塊可異步疊加的工具將于2006年第二季度上市,價格類似于Synopsys的Design Compiler。Silistix沒有透露其是否有任何流片。