MIPS科技與Virage Logic日前宣布聯合推出一個新系列的第一個內核優化IP套件(Core-Optimized IP Kit)。該套件由專門優化MIPS處理器性能的Virage Logic Area、Speed and Power(ASAP) Memory和ASAP Logic IP 組成。預期該戰略聯盟將有助于基于MIPS的系統級芯片(SoC)設計者實現顯著的提升,同時享用更多的設計靈活性。

第一個內核優化IP套件的目標是采用TSMC 130nm G工藝生產的MIPS32 24K和24KE系列處理器內核。當采用內核優化IP套件時,24K和24KE處理器內核系列的時鐘頻率將超過440MHz。該套件包括Virage Logic的ASAP存儲器高速(HS)系列和ASAP邏輯HS單元庫。

MIPS科技市場副總裁Russ Bell表示:“通過與Virage Logic的合作提供其內核優化IP套件,我們可為客戶提供更多的性能、靈活性和更快的部署時間。這是我們長期以來與Virage Logic的合作關系的自然擴展,進一步加強了我們被客戶所認可的競爭優勢。”

Virage Logic市場及業務拓展副總裁Jim Ensell表示:“MIPS科技已經在高性能處理器內核方面建立了領導地位,持續致力于推進性能和改進客戶體驗質量,這兩個目標和我們的目標一致。我們共同努力開發Virage Logic的高速的存儲器和針對MIPS32 24K和24KE內核系列的邏輯IP,加深了我們兩個公司的合作,并為高性能系統設計者帶來益處。”

隨著這個新的多年多處理器內核協議,兩家公司還聯合推出了一個簡化的授權模式,使SoC設計人員能夠利用MIPS科技的單一授權,獲得MIPS科技的32位處理器內核及Virage Logic的IP授權

用于MIPS32 24K和24KE內核的Virage Logic內核優化IP套件將由兩家公司在2005年第四季度末開始全面銷售。