位于英國(guó)Buckinghamshire的In2Fab Technology公司最近推出一套工具,據(jù)稱(chēng)可將在某種工藝節(jié)點(diǎn)創(chuàng)建的模擬設(shè)計(jì)和知識(shí)產(chǎn)權(quán)(IP),迅速地重定目標(biāo)(retarget),用于另一種工藝節(jié)點(diǎn)。

In2Fab表示,其Osiris系列工具基于其專(zhuān)利的“復(fù)雜節(jié)點(diǎn)縮放(complex nodal scaling)技術(shù)”,能夠在工藝幾何尺寸之間端接復(fù)雜的模擬電路,且能使整個(gè)電路維持精確的分層和拓?fù)潢P(guān)系。

例如,Osiris從130nm到90nm CMOS工藝轉(zhuǎn)換過(guò)程中,重新瞄準(zhǔn)了鎖相環(huán)(PLL)應(yīng)用,設(shè)置時(shí)間只用了兩個(gè)半小時(shí),加工用了10分鐘,分析與調(diào)整用了3天。相比而言,據(jù)In2Fab CEO Robert Baker稱(chēng),采用傳統(tǒng)的方法重新調(diào)整類(lèi)似的設(shè)計(jì)需花費(fèi)1到2個(gè)月,大約1周重新畫(huà)線(xiàn)路圖,然后4到6周進(jìn)行器件布局。總體上采用Osiris能縮短10倍以上的時(shí)間。

Baker表示Osiris重定目標(biāo)標(biāo)工藝自動(dòng)化程度高。“如果幾何尺寸變化,例如從180nm到130nm,設(shè)計(jì)可被縮放以實(shí)現(xiàn)優(yōu)化裸片尺寸。”Baker透露,In2Fab目前正與歐洲集成器件制造商就65nm節(jié)點(diǎn)合作,期望使許多模擬和混合信號(hào)模塊能被用于商業(yè)化的系統(tǒng)級(jí)芯片(SoC)開(kāi)發(fā)。