Cadence設計系統公司已經把收購的幾種技術與升級的傳統工具整合在一起,創建出一種集成的定制IC設計平臺。現在,它能夠提供一個可同時用于數字、模擬、混合信號和RF設計的平臺,從而增強其在此領域的主導地位。

根據市場研究公司Gartner Dataquest的統計,Cadence在這個領域的市場份額超過80%。該公司驗證部副總裁Paul Estrada表示:“我們正在把Virtuoso品牌擴展到用于全定制設計的整個平臺,包括仿真、捕獲、集成和硅分析。”

在推出Virtuoso平臺之前,Cadence提供了Virtuoso Composer合成環境、Virtuoso Chip Editor版圖編輯器和Virtuoso-XL Layout Editor設計環境。“新平臺致力于讓設計師按時間表完成能滿足所有設計規范的芯片,”Estrada表示。

為了實現這個目的,Cadence已經在此平臺中集成三項改進的設計功能:仿真、分析和底層規劃。該平臺包括Cadence在收購Antrim 設計系統公司和Celestry設計技術公司時獲得的工具。在平臺中的所有工具都通過OpenAccess數據庫或Cadence舊有的CDBA實現鏈接。

Cadence在2002年11月對Antrim的收購使得其用戶能夠創建一個受規范驅動的定制環境,以用于Virtuoso仿真、分析和底層規劃。

“采用這項技術,我們能夠捕獲你針對測試采取的步驟以及IP的分析類型,所以你可以重復這些過程,”Estrada說。

在2003年1月對Celestry的收購帶給Cadence一種先進的器件建模工具和FastSpice仿真技術。在這種間接方式下,Celestry的技術允許Cadence的所有仿真器采用相同的器件模型進行工作。因此,Cadence既能夠以獨立仿真器的方式,也能夠按多模式許可證向客戶提供FastSpice、Spice、模擬/混合信號和RF仿真器。

每個多模式“主許可證”的費用為14萬美元,購買的客戶將得到6個“代幣”。Spice仿真器算1個代幣,RF仿真器算2個代幣,模擬/混合信號仿真器算3個,而FastSpice仿真器算6個。“例如,在一天的時間里,客戶可以使用三個Spice代幣和一個模擬/混合信號代幣,然后在這天的晚些時候拿這些代幣交換一個FastSpice許可證,”Estrada介紹道。現在,所有的仿真器都使用共同的語法、模型和方程式。

Cadence還改進了Spice仿真器引擎,以獲得三倍于原來的性能,并完全兼容來自Synopsys的Hspice。

該公司調整了Virtuoso Layout Editor的算法,從而將其性能提升了十倍。對于Virtuoso Layout Editor的Turbo升級版本,Cadence增加了設計規則驅動、QuickCell參數化單元規范以及線到線編輯功能。其它改進包括:支持OpenAccess(容量提高三倍)、在Virtuoso XL內部的直線式底層規劃以及容量超過Virtuoso LE Turbo的升級編輯器。

Virtuoso平臺還包括Virtuoso Chip Editor,這是Cadence今年初推出的一種用于定制、標準單元和混合設計的版圖工具。

對于微米的模擬/混合信號設計,高精確度的寄生提取、模擬IR壓降分析和功率柵格電遷移分析是電路設計和全芯片電氣驗證的關鍵。而在微米階段,這些功能已成為必要條件。因此,Cadence已經把所有這些功能與設計規則檢查和版圖/原理圖對比檢查一起集成到Virtuoso的新AMS硅分析模塊中。

Virtuoso HF-AMS硅分析模塊添加了電感提取、電遷移和一個面向時鐘速度超過1GHz的高頻模擬和混合信號設計的現場解算器。

Estrada強調在Virtuoso中的定制設計技術是通過OpenAccess鏈接的,并指出該平臺具備與Cadence數字IC平臺Encounter的雙向數據交換功能。Cadence的舊有數據庫只支持從Virtuoso到Encounter的單向傳輸流。

伴隨著Virtuoso平臺的推出,Cadence在其公司網站上公布了Virtuoso高級定制設計方法學。它計劃不斷發展該方法學以指導基于Virtuoso平臺的開發工作。該公司還將提供Virtuoso模擬/混合信號基礎流程的培訓。

目前,完整的Virtuoso平臺可以運行在Linux和Unix操作系統下。Virtuoso多模仿真器、Virtuoso XL、Virtuoso硅分析模塊的一年許可證起價分別為14萬、1.5萬和10萬美元。

作者:趙大勇