靜電放電(ESD)現(xiàn)象并不新鮮,但是它的破壞力卻與日俱增。例如,在10%的相對(duì)濕度下,人們?cè)诘靥荷闲凶邥r(shí)可以產(chǎn)生高達(dá)35,000V的靜電電壓。這對(duì)嬌弱的晶體電路將產(chǎn)生致命的破壞力。隨著半導(dǎo)體組件日益趨向小型化、高密度和功能復(fù)雜化,許多對(duì)主板面積要求嚴(yán)格的應(yīng)用越來(lái)越容易受到ESD的影響。另外,隨著深亞微米工藝和甚精細(xì)線寬布線復(fù)雜半導(dǎo)體功能電路的出現(xiàn),ESD的保護(hù)變得越來(lái)越重要。

跨國(guó)半導(dǎo)體公司已經(jīng)ESD保護(hù)方面先行一步。在過(guò)去近半個(gè)世紀(jì)的IC設(shè)計(jì)制造過(guò)程中,這些企業(yè)積累了大量的相關(guān)技術(shù):僅在美國(guó)獲證專利資料庫(kù)里就有1,926項(xiàng)以ESD為關(guān)鍵詞的專利技術(shù)。而由于起步較晚,中國(guó)半導(dǎo)體廠商在ESD保護(hù)設(shè)計(jì)方面的產(chǎn)業(yè)經(jīng)驗(yàn)可以說(shuō)是一片空白。這使得其在同國(guó)外公司的競(jìng)爭(zhēng)中處于劣勢(shì)。

在上海舉辦的ESD技術(shù)研討會(huì)上,來(lái)自臺(tái)灣交通大學(xué)電子研究所的柯明道教授就CMOS集成電路的片上ESD保護(hù)設(shè)計(jì)做了主題演講。

“實(shí)際上,從出廠到焊接,從進(jìn)貨到上板,在電子產(chǎn)品的制造過(guò)程中,IC的ESD現(xiàn)象在任何情況下都有可能發(fā)生?！笨旅鞯辣硎?“另外,在對(duì)被損壞的IC進(jìn)行更換時(shí),由于操作不當(dāng)引起的ESD有可能損壞PCB板的銅線,從而使得整個(gè)電路徹底癱瘓。”更糟糕的是,在某些情況下,ESD的破壞只是局部的,它帶來(lái)的后果是最終產(chǎn)品交到終端用戶手中時(shí),產(chǎn)品的使用壽命會(huì)大打折扣?！盀榱藢p失降到最低,唯一的辦法就是盡可能提高IC的ESD保護(hù)能力?！笨旅鞯勒f(shuō)。

柯明道是全球集成電路 ESD特別是CMOS集成電路ESD保護(hù)領(lǐng)域屈指可數(shù)的專家之一。他在美國(guó)、中國(guó)大陸和臺(tái)灣地區(qū)擁有超過(guò)190項(xiàng)專利。

一般來(lái)說(shuō),ESD現(xiàn)象有人體模型(HBM)、設(shè)備模型(MM)、帶電體模型(CDM)三種電路模型。其中前者為脈沖衰減電路,后兩者為周期震蕩衰減電路。三種模型的典型峰值電流分別為(2,000V HBM)、(200V MM)以及15A(1000V CDM@4pF)。“對(duì)于細(xì)弱游絲的IC導(dǎo)電通路來(lái)說(shuō),如此大的電流強(qiáng)度無(wú)疑是一場(chǎng)災(zāi)難?！笨旅鞯辣硎?。

“可以看到,CDM模式的破壞能力最強(qiáng)。”柯明道指出,“另一方面,隨著IC集成度的不斷提高,SoC開(kāi)始出現(xiàn),這使得IC的等效電容也在不斷加大。由于CDM模式下ESD的峰值電流同IC的等效電容成正比,因此IC的ESD承受能力還在持續(xù)下降?！?

目前的工藝尺寸已經(jīng)達(dá)到90nm,事實(shí)上,半導(dǎo)體制造商們正在向65nm甚至45nm工藝進(jìn)軍,這意味著更窄的氧化柵極、更小的器件尺寸以及更大的晶粒(晶粒電容也隨之增大)。此外,高速I/O接口電路以及GHz級(jí)RF信號(hào)的出現(xiàn)使得在I/O接口處放置相對(duì)較大體形的ESD器件比過(guò)去變得更加困難。這些因素導(dǎo)致未來(lái)CMOS集成電路在可能出現(xiàn)的ESD面前將不堪一擊?？旅鞯乐赋?如何提高IC產(chǎn)品的片上ESD防護(hù)能力,尤其是如何提高對(duì)CDM ESD的防護(hù)能力成為擺在IC設(shè)計(jì)工程師面前的一個(gè)挑戰(zhàn)。

柯明道:如何提高IC產(chǎn)品對(duì)CDM ESD的防護(hù)能力是IC設(shè)計(jì)工程師面臨的一個(gè)挑戰(zhàn)。

對(duì)IC進(jìn)行失效分析不失為一個(gè)解決問(wèn)題的好方法。通過(guò)先進(jìn)的成像解剖設(shè)備,設(shè)計(jì)人員可以精確地定位問(wèn)題所在,并對(duì)其可能的原因進(jìn)行分析,從而重新優(yōu)化IC的物理結(jié)構(gòu)?！斑@樣做帶來(lái)的好處是,你再也不用盲目尋找導(dǎo)致問(wèn)題出現(xiàn)的原因了?！迸_(tái)灣閎康科技(Materials Analysis Technology)總經(jīng)理謝詠芬表示,“這將大大加快IC的開(kāi)發(fā)過(guò)程,加速產(chǎn)品上市時(shí)間,并節(jié)約由于ESD防護(hù)能力不高而帶來(lái)的必須反復(fù)流片造成的損失?！?

謝詠芬介紹,閎康科技掌握了完整的ESD測(cè)試標(biāo)準(zhǔn)與方法,能夠提供包括由EMMI、OBIRCH、SEM&TEM等設(shè)備進(jìn)行的失效分析,可進(jìn)行HBM、MM、不帶插座(Non-Socket)與帶插座的CDM以及粘晶(Die Mount)和線邦定(Wire Bonding)等測(cè)試服務(wù)。

柯明道領(lǐng)導(dǎo)的技術(shù)團(tuán)隊(duì)正在同閎康科技進(jìn)行合作:在初步設(shè)計(jì)完成之后,該團(tuán)隊(duì)給出測(cè)試布線圖并進(jìn)行試驗(yàn)流片后,再利用閎康科技在失效分析方面的優(yōu)勢(shì)對(duì)樣片進(jìn)行ESD測(cè)試,最后根據(jù)測(cè)試結(jié)果進(jìn)行重布局,并再次投片。據(jù)介紹,一般情況下可在2~3個(gè)月內(nèi)完成一套達(dá)到設(shè)計(jì)標(biāo)準(zhǔn)的PAD設(shè)計(jì)。這受到了許多晶圓廠和IC設(shè)計(jì)公司的歡迎。

為了將閎康科技的技術(shù)經(jīng)驗(yàn)引入新興的大陸半導(dǎo)體制造業(yè),上海圣景微電子公司與臺(tái)灣閎康科技宣布將在上海成立一家合資公司,為中國(guó)大陸的半導(dǎo)體企業(yè)提供高端芯片結(jié)構(gòu)分析和失效分析方面的服務(wù)。

謝詠芬表示:“中國(guó)大陸半導(dǎo)體企業(yè)對(duì)于ESD測(cè)試和分析的需求正在起步,我們非?？春眠@個(gè)市場(chǎng)?！倍Ｆ揭仓赋?“對(duì)于半導(dǎo)體行業(yè)來(lái)說(shuō),ESD保護(hù)設(shè)計(jì)的技術(shù)積累至關(guān)重要。目前臺(tái)灣地區(qū)的同行們已經(jīng)走過(guò)這個(gè)階段,中國(guó)大陸的本土企業(yè)要想在國(guó)際競(jìng)爭(zhēng)中勝出,這是不可跨越的一步?！?

作者:王彥