Tundra Semiconductor公司的芯片邏輯工程部(SLE, Silicon Logic Engineering Division)為新的可縮放Interlaken標(biāo)準(zhǔn)推出知識產(chǎn)權(quán)內(nèi)核。這種可發(fā)放許可的IP能夠在ASIC和FPGA中使用。由于Altera公司針對Interlaken接口發(fā)布了Stratix II GX FPGA,FPGA市場尤其重要。Cortina Systems公司和思科公司開發(fā)了這項標(biāo)準(zhǔn)。

盡管串行連接(serial link)目前具有40-Gbit/s的能力,SLE的IP內(nèi)核的范圍可從10 Gbits/s到超過60 Gbits/s。SLE計劃將來的版本達(dá)到120 Gbits/s。串行器/解串器塊每波道(per lane)的范圍為到 Gbits/s,SLE計劃推出從1到24串行器/解串器波道的內(nèi)核。這種內(nèi)河需要獨立的串行器/解串器接口,而許多半導(dǎo)體供應(yīng)商已經(jīng)提供片上串行器/解串器塊。