臺積公司日前宣布已經(jīng)與Blaze DFM公司簽署獨家合作協(xié)議,整合Blaze公司的節(jié)能最佳化專利技術與臺積公司的先進制程技術,為客戶提供最新的降低功耗服務(Power Trim Service)。

依照協(xié)議,臺積公司的客戶將可在維持芯片性能與芯片尺寸的前提下,大幅地節(jié)省電能消耗。此一嶄新的節(jié)能方式除了可以顯著降低漏電耗能外,也同時大幅降低漏電流變異性(leakage power variability), 進一步克服了新世代單芯片系統(tǒng)設計中所要面對的關鍵問題。

打造符合芯片設計人員目標的制程

臺積公司的降低功耗服務是一項創(chuàng)新的做法,將設計技術軟件與先進半導體制程予以巧妙調(diào)和,使得每個芯片設計都得到一個專屬于它的最佳化制程,其中采用Blaze DFM公司所開發(fā)的軟件,可以識別出設計中對時序(timing)較不敏感的路徑,在不降低整體芯片性能的前提下對此路徑周邊的晶體管做出標記,然后再以臺積公司的光學臨近效應修正(Optical Proximity Correction；OPC)對這些晶體管進行特別處理,稍微調(diào)降這些晶體管的速度,以換取漏電流的大幅降低。當一顆芯片上數(shù)以千萬甚至上億個晶體管所分別降低的漏電流全部累加在一起,對芯片節(jié)能的效果將十分可觀。

臺積公司的降低功耗服務與其它如Multi-Vt cell libraries、Reverse body biasing、Header/footer sleep switches以及Voltage islands等能耗降低技術完全兼容,可以合并使用以進一步強化節(jié)能效果。

采用臺積公司的降低功耗服務,客戶并不需要對其既有的設計流程、設計鑒定(design sign-off)或移交生產(chǎn)做大幅的改變；此外,不需更換設計工具,也不需要對芯片架構、組件數(shù)據(jù)庫、硅智財、邏輯設計或線路布局做任何修改。

臺積公司降低功耗服務的效益

經(jīng)由對內(nèi)部和客戶設計產(chǎn)品的測試,臺積公司已經(jīng)驗證此項服務能夠大幅降低平均功耗,同時對標準電路元數(shù)字設計中的電流變異性有很大的幫助。此外,參數(shù)良率(parametric yield)的相應提升,也代表可以顯著節(jié)省生產(chǎn)成本。

臺積公司前五大專業(yè)集成電路設計客戶中已經(jīng)有二家率先采用此項服務及相關制程,預計將有更多的客戶隨著這項服務的正式推廣而陸續(xù)采用。

臺積公司設計暨技術平臺副總經(jīng)理許夫杰指出,“漏電耗能長期以來一直是集成電路設計業(yè)者的挑戰(zhàn),而隨著邁入更先進制程,這項議題的重要性尤其突顯。借著結合Blaze DFM公司的技術,我們建立了一套節(jié)能最佳化工具,為客戶提供最佳降低功耗方案,不但為客戶節(jié)省時間和成本,也符合市場對節(jié)能的需求。”

Blaze DFM公司執(zhí)行長Jacob Jacobsson表示,“在實際的生產(chǎn)驗證過程中,臺積公司為我們共同的客戶帶來令人滿意的結果。從現(xiàn)在開始,藉由臺積公司所提供的降低功耗服務,客戶可以直接采用我們的專利技術。這是Blaze DFM公司眾多技術服務的開端,未來我們將結合從設計到生產(chǎn)環(huán)節(jié)中的獨到技術以及與臺積公司的伙伴關系,繼續(xù)推出更多的技術服務。”

臺積公司降低功耗服務的范圍

在推廣初期,臺積公司將先針對部分采用先進制程(90nm、80nm、65nm、55nm、45nm)的客戶提供此項服務。Blaze DFM公司的軟件已經(jīng)包含在此項降低功耗服務中,客戶不需單獨購買軟件,也不用申請授權。有興趣的客戶可與臺積公司業(yè)務團隊直接聯(lián)系。

臺積公司與Blaze DFM公司并未公布合作協(xié)議的財務細節(jié)。