作為最重要的設計參數之一，選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優環路帶寬。

圖1中，鎖相環(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移，BWJIT（約為140kHz）通過減少曲線下方的面積來優化抖動。

圖1：最優抖動帶寬

盡管此帶寬BWJIT對抖動而言是最優的，但對于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環路帶寬對這些性能指標的影響的大致參考。

表1：環路帶寬對關鍵參數的影響

為了說明表1，圖2中的模擬顯示了變化的環路帶寬的影響。鎖定時間與抖動標準化指標為圖2中從最小值增加的百分比。雜散與相位噪聲指標為圖2中從最小值增加的分貝。

圖 2：環路帶寬對標準化性能的影響

如圖1所預測，環路帶寬為140kHz左右時，最優抖動確實為最佳。環路帶寬超出此范圍會有利于鎖定時間和10kHz相位噪聲，但是會降低雜散和1MHz偏移的相位噪聲。

因此，選擇環路帶寬的一種較好的方法是先選擇最優抖動帶寬（BWJIT），然后增加帶寬提高鎖定時間或低頻偏相位噪聲，或者降低帶寬提高高頻偏相位噪聲或雜散。

選擇正確的環路帶寬遇到問題？登錄并在下方評論。

其他信息

• 使用PLL環路帶寬計算器現在開始設計。

• 下載LMX2592數據表。

• 通過《PLL性能模擬與設計手冊》了解更多PLL設計。