外部數(shù)據(jù)總線是中央處理器CPU(Central Processing
Unit)的一部分，是CPU與外部數(shù)據(jù)傳輸?shù)耐ǖ馈Ｍ獠繑?shù)據(jù)總線一次可傳輸二進(jìn)制數(shù)據(jù)的位數(shù)越大，CPU與外部交換數(shù)據(jù)的能力越強(qiáng)。
中央處理器(Central Processing
Unit，簡稱CPU)，又稱微處理器。它包括運(yùn)算器和控制器兩個(gè)部件，是計(jì)算機(jī)系統(tǒng)的核心。CPU的主要功能是按照程序給出的指令序列分析指令、執(zhí)行指令，完成對(duì)數(shù)據(jù)的加工處理。計(jì)算機(jī)所發(fā)生的全部動(dòng)作都受CPU的控制
[2]
?？刂破饔脕韰f(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作，本身不具有運(yùn)算功能，而是通過讀取各種指令，并對(duì)其進(jìn)行翻譯、分析，然后對(duì)各部件做出相應(yīng)的控制。它主要由指令寄存器、譯碼器、程序計(jì)算器、時(shí)序電路等組成。運(yùn)算器主要完成算術(shù)運(yùn)算和邏輯運(yùn)算，是對(duì)信息加工和處理的部件，它主要由算術(shù)邏輯部件和寄存器組成。衡量CPU的性能有以下幾個(gè)主要指標(biāo)。(1)主頻主頻是指CPU時(shí)鐘的頻率。主頻越高，CPU單位時(shí)間內(nèi)完成的操作越多。主頻的單位是MHz或GHz。(2)內(nèi)部數(shù)據(jù)總線內(nèi)部數(shù)據(jù)總線是CPU內(nèi)部數(shù)據(jù)傳輸?shù)耐ǖ?。?nèi)部數(shù)據(jù)總線一次可傳輸二進(jìn)制數(shù)據(jù)的位數(shù)越大，CPU傳輸和處理數(shù)據(jù)的能力越強(qiáng)。(3)外部數(shù)據(jù)總線外部數(shù)據(jù)總線是CPU與外部數(shù)據(jù)傳輸?shù)耐ǖ?。外部?shù)據(jù)總線一次可傳輸二進(jìn)制數(shù)據(jù)的位數(shù)越大，CPU與外部交換數(shù)據(jù)的能力越強(qiáng)。(4)地址總線地址總線是CPU訪問內(nèi)存時(shí)的數(shù)據(jù)傳輸通道。地址總線一次可傳輸二進(jìn)制的位數(shù)越大，CPU的物理地址空間越大。通常地址總線是n位，CPU的物理地址空間就是2n字節(jié)。目前，大多數(shù)微機(jī)都使用Intel公司生產(chǎn)的CPU。美國Intel公司成立于1968年，1971年Intel推出了4位微處理器(即4004)，首次采用100MHz系統(tǒng)總線，相繼生產(chǎn)出32位的時(shí)鐘頻率為400MHz和450MHz的微處理器—Pentium
Ⅱ，隨后又推出Pentium Ⅲ、Pentium 4、Core 1、Core 2 Duo等。
CPU主要由三個(gè)部分組成：算術(shù)邏輯單元(ALU，Arithmetic Logic
Unit)、控制單元(Controlunit)、輸入/輸出單元(I/O，Input/OutputUnit)組成，為了使CPU正常工作，還有一些重要部分是內(nèi)部緩存、寄存器、內(nèi)部總線和外部總線。圖1所示為CPU的內(nèi)部結(jié)構(gòu)
[1] 。
圖1
CPU的內(nèi)部結(jié)構(gòu)●外部數(shù)據(jù)總線：外部數(shù)據(jù)總線是CPU與外界進(jìn)行數(shù)據(jù)、命令、地址、控制信號(hào)互連的通道，也被稱為“前端總線”?！駜?nèi)部數(shù)據(jù)總線：內(nèi)部數(shù)據(jù)總線是CPU內(nèi)部數(shù)據(jù)傳輸通信的通道，它的運(yùn)行速度比外部總線和系統(tǒng)總線都要快，也被稱為“后端總線”?！袼阈g(shù)邏輯單元：算術(shù)邏輯單元是執(zhí)行所有運(yùn)算和比較的功能模塊。●控制單元：控制單元是管理CPU所有動(dòng)作的功能模塊?！褫斎?輸出單元：輸入/輸出單元是管理進(jìn)出CPU的數(shù)據(jù)和命令的功能模塊?！窦拇嫫鳎杭拇嫫魇桥c外部RAM相似的CPU內(nèi)部小存儲(chǔ)空間，存儲(chǔ)的是ALU正在處理的計(jì)數(shù)器、數(shù)據(jù)、命令和地址等內(nèi)容。以前單核CPU只有一個(gè)算術(shù)邏輯單元，從奔騰系列開始CPU中都會(huì)裝有兩個(gè)以上的算術(shù)邏輯單元，這樣CPU就有可以同時(shí)執(zhí)行兩個(gè)命令的雙處理能力。為了提高數(shù)據(jù)傳輸速度，總線的寬度也在增加，從32位到64位，再到現(xiàn)在的HT、QPI總線。
二進(jìn)制(binary)，發(fā)現(xiàn)者萊布尼茨，是在數(shù)學(xué)和數(shù)字電路中以2為基數(shù)的記數(shù)系統(tǒng)，是以2為基數(shù)代表系統(tǒng)的二進(jìn)位制。這一系統(tǒng)中，通常用兩個(gè)不同的符號(hào)0(代表零)和1(代表一)來表示
[1] 。數(shù)字電子電路中，邏輯門的實(shí)現(xiàn)直接應(yīng)用了二進(jìn)制，現(xiàn)代的計(jì)算機(jī)和依賴計(jì)算機(jī)的設(shè)備里都使用二進(jìn)制。每個(gè)數(shù)字稱為一個(gè)比特(Bit，Binary
digit的縮寫)。
