<rt id="m4md3"></rt>
  • <bdo id="m4md3"><meter id="m4md3"></meter></bdo>
  • <label id="m4md3"></label>
      <center id="m4md3"><optgroup id="m4md3"></optgroup></center>
      產(chǎn)品分類(lèi)

      當(dāng)前位置: 首頁(yè) > 工業(yè)電氣產(chǎn)品 > 端子與連接器 > 線路板連接器 > FFC連接器

      類(lèi)型分類(lèi):
      科普知識(shí)
      數(shù)據(jù)分類(lèi):
      FFC連接器

      頂尖工程師分享:FPGA的GPU原型優(yōu)化設(shè)計(jì)方案

      發(fā)布日期:2022-04-17 點(diǎn)擊率:163

      【導(dǎo)讀】為了獲得高性能,GPU架構(gòu)利用強(qiáng)大的并行處理能力來(lái)處理高要求的圖像和計(jì)算任務(wù)。那么如何來(lái)優(yōu)化GPU原型設(shè)計(jì)呢?本文一位頂尖國(guó)際工程師分享了基于FPGA的GPU原型優(yōu)化設(shè)計(jì)方案,有興趣的可以看看。

       

      安迪?喬力是一名高級(jí)應(yīng)用程序顧問(wèn)——該程序即Synopsys全球產(chǎn)品線領(lǐng)導(dǎo)品牌,基于FPGA的原型設(shè)計(jì)。安迪已從事FPGA技術(shù)研發(fā)25年多。最近,他又開(kāi)始向客戶提供支持,支持他們建立在Synopsys HAPS平臺(tái)上的復(fù)雜CPU SoC和GPU IP原型設(shè)計(jì)需求,并同時(shí)在全球范圍內(nèi)對(duì)嵌入在用戶程序中相同SoC和GPU IP的開(kāi)發(fā)提供支持。

      <a title=FPGA" height="355" width="608"/>

      PowerVR Rogue GPU的建立基于效率市場(chǎng)領(lǐng)先的原則,這使過(guò)去幾代圖像處理器的性能得以顯著提高。為了獲得高性能,GPU架構(gòu)利用強(qiáng)大的并行處理能力來(lái)處理高要求的圖像和計(jì)算任務(wù)。為獲得高性能而配置GPU IP時(shí),設(shè)計(jì)團(tuán)隊(duì)面臨的是多重的挑戰(zhàn)。他們需將復(fù)雜、高門(mén)數(shù)的設(shè)計(jì)融入單一FPGA有限的空間里。考慮到Series6、Series6XE 和Series6XT系列的可擴(kuò)展性(從半個(gè)到八個(gè)集群),在嘗試測(cè)試這些復(fù)雜設(shè)備時(shí)卻面臨著更多的挑戰(zhàn)。

      FPGA

      PowerVR Series6XT GPU的規(guī)模是從兩個(gè)集群到八個(gè)集群。由于其它選擇(即制造測(cè)試芯片)的過(guò)程變得越來(lái)越昂貴且耗時(shí),Synopsys和Imagination便合作打造更具活力基于FPGA的原型設(shè)計(jì)結(jié)構(gòu)。由此,使用多個(gè)FPGA甚至是最大的PowerVR GPU建模的新型優(yōu)化流程便得以問(wèn)世。下述將具體展示獲得這一建樹(shù)的經(jīng)歷。

       

      GPU原型設(shè)計(jì)需求

       

      Synopsys所做的第一步是啟動(dòng)一個(gè)概念驗(yàn)證項(xiàng)目。這個(gè)項(xiàng)目為Imagination的PowerVR Series6 GPU展示了基于FPGA的原型設(shè)計(jì)。原型設(shè)計(jì)環(huán)境包括一個(gè)獨(dú)立回歸測(cè)試的頂層測(cè)試架構(gòu)。試架構(gòu)通過(guò)PCIe端口和使用DDR3存儲(chǔ)接口的存儲(chǔ)測(cè)試激勵(lì)和結(jié)果連接至PC主機(jī)。這使得測(cè)試團(tuán)隊(duì)得以控制和分析GPU,并通過(guò)Universal Multi-Resource BUS (UMRBus)對(duì)系統(tǒng)進(jìn)行配置且從PC主機(jī)訪問(wèn)測(cè)試和結(jié)果數(shù)據(jù)。

      FPGA

      支持回歸測(cè)試的頂層測(cè)試架構(gòu)

       

      團(tuán)隊(duì)為包含多重FPGA的Synopsys HAPS-70 S48原型設(shè)計(jì)系統(tǒng)的實(shí)施進(jìn)行手動(dòng)的設(shè)計(jì)區(qū)分,獲得了幾個(gè)MHz的時(shí)鐘速度。在該系統(tǒng)上將實(shí)施7000個(gè)回歸測(cè)試——所有測(cè)試都不需要測(cè)試芯片。我們不僅僅區(qū)分衍生設(shè)計(jì)(甚至比Series6 GPU更大的設(shè)備),還創(chuàng)建了額外的測(cè)試邏輯和充足的性能,以支持視頻輸出。這可通過(guò)使用ProtoCompiler完成。ProtoCompiler是Synopsys第二代FPGA自動(dòng)化區(qū)分工具。ProtoCompiler旨在將啟動(dòng)所需的時(shí)間和工作量最小化,再為IP驗(yàn)證和軟件開(kāi)發(fā)部署Synopsys HAPS系列系統(tǒng)。它結(jié)合了自動(dòng)化特性,用于設(shè)計(jì)規(guī)劃、邏輯綜合、調(diào)試和連接到其它驗(yàn)證環(huán)境如Synopsys VCS和ZeBu。原型軟件與HAPS系列緊密結(jié)合,以提供系統(tǒng)性能。

       

      PowerVR Series6和Series6XT原型的成功意味著Imagination設(shè)計(jì)團(tuán)隊(duì)在將新型GPU引入市場(chǎng)時(shí)很少依賴測(cè)試芯片的使用。對(duì)原型的早期訪問(wèn)可確保系統(tǒng)驗(yàn)證、早期的軟件開(kāi)發(fā)并簡(jiǎn)化軟硬件集成。

      FPGA

      Synopsys HAPS-70中的PowerVR Series6 GPU

       

      利用原型平臺(tái)最終獲得12 MHz性能使Imagination得以在幾個(gè)小時(shí)內(nèi)執(zhí)行數(shù)千個(gè)測(cè)試,并為平臺(tái)提供早期的軟件開(kāi)發(fā)。此外,HAPS系統(tǒng)支持視頻輸出可允許實(shí)時(shí)、工作的I/O對(duì)圖像處理的正確性和質(zhì)量進(jìn)行檢查。

      下一篇: PLC、DCS、FCS三大控

      上一篇: 平衡電流是什么?如何

      推薦產(chǎn)品

      更多
      主站蜘蛛池模板: 狠狠色噜狠狠狠狠色综合久 | 丁香婷婷亚洲六月综合色| 少妇人妻综合久久中文字幕| 综合久久国产九一剧情麻豆| 久久99精品综合国产首页| 色综合久久夜色精品国产| 91久久婷婷国产综合精品青草 | 亚洲综合色在线观看亚洲| 亚洲av成人综合网| 综合亚洲伊人午夜网| 亚洲国产综合精品中文第一| 一本色道久久综合一区| 亚洲日韩久久综合中文字幕| 久久综合久久综合九色| 国产精品亚洲综合一区| 婷婷六月久久综合丁香76| 色综合久久综合中文综合网| 国产成人综合日韩精品无码不卡| 在线成人综合色一区| 亚洲精品综合久久中文字幕| 久久精品国产亚洲综合色| 亚洲七久久之综合七久久| 色综合天天综合狠狠| 99久久综合给久久精品| 久久久久高潮综合影院| 亚洲av永久综合在线观看尤物 | 久久久久综合一本久道| 精品国产综合区久久久久久| 伊人色综合久久天天网| 一本色道久久鬼综合88| 伊人久久大香线焦AV综合影院| 六月婷婷激情综合| 久久久综合香蕉尹人综合网| 99热婷婷国产精品综合| 99sescom色综合| 色欲天天婬色婬香视频综合网| 色欲色香天天天综合网WWW| 成人综合久久综合| 国产亚洲综合色就色| 亚洲成AV人综合在线观看| 亚洲熟女综合色一区二区三区|